比利时微电子研究中心（imec）与根特大学近日宣布，在300毫米矽晶圆上成功外延生长120层Si/SiGe叠层结构，这一突破性成果为3D DRAM技术的发展奠定了重要基础。相关研究成果已发表于《Journal of Applied Physics》期刊。
传统DRAM制程在缩小至10奈米级以下时，面临电容体积缩小、电荷保存困难及漏电问题加剧等挑战，业界普遍认为平面微缩技术已接近极限。为满足人工智能（AI）与高效能运算（HPC）对大容量存储的迫切需求，业界开始转向“垂直堆叠”技术，以提升存储密度。这一概念与逻辑芯片的环绕闸极（GAA）技术类似，旨在通过3D结构设计突破现有技术限制。
尽管高频宽记忆体（HBM）常被称为3D记忆体，但严格意义上，HBM属于晶片堆叠式DRAM，即先制造多颗2D DRAM晶粒，再通过矽穿孔（TSV）互连组合，本质上仍是2D结构。真正的3D DRAM则类似于3D NAND Flash，即在单一晶片内直接将记忆体单元沿Z轴方向垂直堆叠。
过去，由于矽与矽锗（SiGe）晶格不匹配，层数过多时容易出现缺陷，难以突破数十层的瓶颈。此次imec团队通过在材料中加入碳元素，有效缓解了层间应力，如同在层与层之间涂上了一层“隐形黏胶”，显著提升了结构的稳定性。
imec团队指出，这一成果证明了3D DRAM材料层级的可行性。随着应力控制和制程最佳化技术的逐步成熟，未来3D DRAM有望像3D NAND一样走向商用化，从而大幅提升AI与数据中心在容量和能效方面的表现。
值得一提的是，3D DRAM技术的发展不仅关乎存储密度的提升，更将对整个半导体产业链产生深远影响。随着AI和HPC应用的不断扩展，对高性能存储的需求日益增长，3D DRAM的商用化将为此提供强有力的支撑。imec与根特大学的这一突破，无疑为全球半导体行业注入了新的活力，预示着未来存储技术的新篇章。
