8月19日，英伟达（NVDA）宣布计划自研HBM内存Base Die，采用3nm工艺，预计于2027年下半年开始小规模试产，以弥补其在HBM领域的短板。
英伟达在全球AI芯片领域占据领先地位，但HBM（高带宽内存）一直是其“掣肘”。此次自研HBM内存Base Die的计划，旨在优化AI芯片的内存带宽与能效匹配度。未来，英伟达的HBM内存供应链将采用内存原厂DRAM Die与英伟达Base Die的组合模式，标志着其在高性能计算存储架构领域的垂直整合进一步深化。
HBM已成为制约AI芯片性能的“存储墙”关键因素。从英伟达A100到Blackwell Ultra系列产品，HBM在材料清单（BOM）中的成本占比已超过50%。目前，HBM市场主要由SK海力士、三星、美光等头部供应商主导，SK海力士占据最高市占率。
随着HBM4时代的到来，传输速率要求提升至10Gbps以上，Base Die需采用先进的逻辑制程，生产依赖台积电等晶圆代工厂。英伟达自研Base Die不仅是为了增强议价能力，还旨在引入高级功能，提升HBM与GPU、CPU之间的数据传输效率，进一步强化NVLink Fusion开放架构生态系的掌控力。
英伟达自研HBM内存Base Die将对存储芯片厂商带来影响。此举将打破SK海力士等存储巨头的技术壁垒，使其从全面提供者变为组件供应商。同时，混合键合、新型中介层等配套技术需求将激增，推动上游材料与设备市场的发展。
尽管英伟达的解决方案被CSP大厂采用的可能性不高，但其模组化设计有望使联发科、世芯等合作伙伴受益。随着英伟达自研Base Die与SK海力士加速HBM4量产，HBM市场将迎来新一波竞争与变革。
英伟达此举旨在提升其在高性能计算领域的综合竞争力，预计将对整个AI芯片及存储市场产生深远影响。公司将持续推进自研HBM内存Base Die的计划，确保在未来的技术竞争中占据有利位置。
