1.中国大陆成熟制程芯片市占率两年内超中国台湾？国台办回应
2.北微传感完成新一轮战略投资，系惯性姿态传感器厂商
3.半导体封装材料厂商致知博约完成数千万元Pre-A轮融资
4.ReRAM存储器先锋企业燕芯微完成近亿元天使轮融资
5.从FinFET到Flip FET：三维晶体管中国方案登场
6.有研新材子公司拟1.1亿元转让硫化锂业务资产，洗霸科技将接盘
1.中国大陆成熟制程芯片市占率两年内超中国台湾？国台办回应
7月30日，国台办发言人陈斌华主持例行新闻发布会，有媒体提问指出，据报道，中国台湾智库日前发布报告称，中国大陆在成熟制程芯片领域的市占率预计两年内超越中国台湾，全面主导主要科技产品的发展方向。对此有何评论？
陈斌华表示，“我们高度重视科技创新和市场应用，借助完备的产业体系和丰富的应用场景，半导体、人工智能等高新技术产业近年来发展迅猛，受全球市场需求带动，在成熟制程芯片领域积累了一定的竞争优势。未来，我们还将继续依托产业基础优势和超大规模市场优势，持续推动科技创新与产业创新深度融合，为包括半导体产业在内的高新技术产业发展创造更好条件。”
陈斌华强调：“希望两岸在相关产业加强合作、融合发展，携手壮大中华民族经济。我们也欢迎台商台企抢抓机遇继续投资大陆、扎根大陆，在新一轮科技革命和产业变革中实现更好发展。”
2.北微传感完成新一轮战略投资，系惯性姿态传感器厂商
近日，国内惯性姿态传感器研发制造的企业北微传感完成新一轮战略融资，产业方上市公司柯力传感参与投资。
官方资料显示，北微传感是一家专注惯性姿态传感器研发、制造、销售的国家高新技术企业，专注惯性传感器模组及上游器件，自主研发北斗组合导航系统、惯性测量、航姿参考系统、光纤陀螺仪、电子罗盘、倾角传感器等智能传感器产品，可全面满足各类惯性姿态测量及高精度导航定位的需求，公司在多传感融合算法和硬件设计封装领域不断创新，服务于智能装备、自动驾驶、物联网等领域领域5000余家客户。
柯力传感近日与北微传感正式签署投资协议，完成了对北微传感的战略投资。
3.半导体封装材料厂商致知博约完成数千万元Pre-A轮融资
近期，国内半导体封装材料企业致知博约完成数千万元Pre-A轮融资，由险峰长青、鼎兴量子、国汽投资、成都倍特及海河清韦五家机构联合注资。本轮资金将用于华南、长三角及四川三地生产基地建设，同步扩充研发团队并引入半导体封装检测设备。
公开资料显示，致知博约于2022年成立于陕西，专注于显示面板、半导体封装及军工领域的高端电子材料国产化替代。其技术积累始于军工特种材料研发，后转向显示及半导体封装领域。公司以底层树脂自主改性为核心技术路线，是国内极少数实现高端封装材料全链条贯通的企业。其团队从环氧树脂、丙烯酸树脂分子结构设计切入，突破电子级杂质离子控制（PPB级）、填料均匀分散及长期信赖性三大技术壁垒。致知博约在2025年初实现产品量产，不同产品分别应用于LCD面板封装、直升机碳纤维零部件保护及半导体晶圆减薄切割。
在核心树脂国产替代方面，致知博约计划以交叉学科平台为支点，2025年成立北京子公司切入新能源汽车封装材料，同步研发AI仿真系统优化器件测试流程。另外，该公司显示用负性光刻胶通过首轮验证，半导体晶圆UV减粘胶进入中试阶段，军工无人机材料完成量产供货。
4.ReRAM存储器先锋企业燕芯微完成近亿元天使轮融资
近日，新型ReRAM存储器研发企业燕芯微宣布完成近亿元天使轮融资，本轮融资由领航新界领投，燕缘创投、考拉基金、思瑞浦旗下芯阳基金、华宇科创投、佰维存储等机构共同战略投资。
公开资料显示，燕芯微成立于2024年，总部在上海，由北京大学集成电路学院先进存储与智能计算实验室孵化，基于北京大学多年ReRAM产学研积累，提出「器件-阵列-芯片」成套ReRAM全自主知识产权关键技术，是国内新型存储器研发先锋。
与传统存储相比，ReRAM具备高存储密度、高速读写、低功耗和高可靠性等优点，可在28nm以下制程节点完全替代eFlash；同时填补DRAM与NAND之间的空白领域，开拓大容量、高密度存储市场；在端侧推理计算领域，能够深度契合大模型计算需求，解决AI芯片面临的能效低、内存墙等困境，在未来拥有巨大的潜在市场。
燕芯微基于北京大学多年ReRAM产学研积累，面向嵌入式存储、独立式存储、存算一体、特种应用等不同方向，成功构建集成密度最高、性能处于业界领先水平且具有完全自主知识产权的全套ReRAM技术体系，技术路线已被国际认可。面对材料兼容性痛点，燕芯微自研后道兼容TAO PVD成膜关键技术，兼容现行BEOL工艺，无需设备改造，拥有高均一性。拥有自主知识产权的全新ReRAM器件结构设计不引入惰性金属，具备低压及高可靠优势；全新ReRAM阵列集成设计已打破同节点集成密度纪录。
燕芯微专注高密度存储芯片和存算AI芯片的产品研发，具备器件、工艺、阵列、电路、架构、算法一体的完善产品研发能力。
5.从FinFET到Flip FET：三维晶体管中国方案登场
三维晶体管结构包括FinFET和GAA FET等，是半导体工艺演进中的关键性突破之一，其重要性在于解决了传统平面晶体管在纳米尺度下的物理极限问题，支撑了摩尔定律的延续。2011年，英特尔成功量产采用FinFET的处理器；2022年，三星电子成为全球首家在3纳米工艺中量产采用GAA结构的逻辑半导体的公司；2025年，台积电将量产2纳米工艺，采用GAA结构。这些都有效推进了半导体技术工艺的演进发展。而在第42届超大规模集成电路研讨会（VLSI 2025）上，北京大学微电子学院黄如院士团队公布了新一代三维晶体管结构“倒装堆叠晶体管（Flip FET, FFET）”，首次实现了8层晶体管的三维垂直集成，单位面积逻辑密度较传统FinFET提升3.2倍，功耗降低58%。这一突破性成果被业界视为延续摩尔定律的最具潜力方案之一。
三维晶体管技术持续演进
受人工智能、高性能计算、数据中心等应用的推动，近年来半导体先进逻辑工艺的市场规模不断扩大，直接推动了全球半导体产业的成长。市调机构Counterpoint Research最新报告显示，全球纯半导体晶圆代工行业收入预计在2025年将同比增长17%，超过1650亿美元。先进的3nm和5/4nm节点在推动半导体收入增长方面发挥着关键作用，预计2025年3nm节点的收入将同比增长超过600%，达到约300亿美元；包括 7nm在内的先进节点将在2025年贡献纯晶圆厂总收入的一半以上。
然而在技术层面，传统的二维平面集成方式面临物理极限和工艺极限的瓶颈，当晶体管尺寸缩小至20nm以下时，栅极对沟道的控制力减弱，导致漏电流剧增、功耗失控，三维堆叠成为接续摩尔定律演进的主要方向。
从目前业界的发展进程来看，FinFET解决平面晶体管失效问题，在10年内支撑了从16nm到5nm的跨越。3nm/2nm以下GAA 将接棒，确保芯片在功耗、性能、集成度上的持续进步。三星电子2022年首家量产采用GAA结构的3纳米工艺；2025年台积电将采用GAA量产2nm工艺，同时计划在2027年后推出N2P、N2X等2nm的变体工艺，进一步优化性能与功耗。
至于再下一代的三维晶体管结构，IMEC于2018年提出的补场效应晶体管（Complementary FET, CFET）被认为是一个有力的竞争者。根据此前IMEC公布的技术路线图，凭借CFET，芯片工艺技术在2032年将有望进化到5埃米（0.5nm），2036年有望实现2埃米（0.2nm）。台积电、三星、英特尔等都在实验室中对CFET进行了预研开发。
北大 Flip FET 实现架构创新
不过随着近年来在半导体技术研发投入上的增加，我国在新一代三维晶体管结构上也开始发出自己的声音。北京大学吴恒研究员-黄如院士团队在2024年6月召开的集成电路顶级会议VLSI2024上，首次提出了FlipFET技术。在今年召开的VLSI2025上，北大团队再次发布相关研究成果。根据北京大学集成电路学院发布的消息，在VLSI2025上北京大学集成电路学院共有12篇高水平学术论文入选。其中“倒装堆叠晶体管的高密度集成验证”和“面向亚1nm节点的倒装堆叠晶体管演进路线图”，都受到极大关注。
根据相关报道，在3D堆叠晶体管和背面互连技术等新型架构的开发过程中，面临着高深宽比工艺难点以及设计复杂性等挑战。FlipFET通过自对准地背靠背堆叠正面（FS）NFET和背面（BS）PFET，并结合双面电源/信号互连，可实现高密度的晶体管和互连线集成。在此基础上，为获得完整晶圆级集成结果，经过一年多的打磨，北京大学吴恒研究员-黄如教授团队开发了一系列关键工艺模块，包括晶圆键合、衬底减薄、背面沟道形貌优化以及背面光刻对准校正，成功获得了FlipFET的关键正反面器件电性，并报道了世界首个背部集成的逻辑晶体管技术。
实验结果表明，正面NFET经过翻转表现良好，背面PFET性能优异（最小沟长低至30 nm，SS=73.1 mV/dec，DIBL=24 mV，开关比达107），与正面NFET相当。FlipFET还展现出天然分离栅结构、约500 mV的多阈值电压可调性以及实现双面CMOS的能力，显著优于传统的单片CFET。这些进展验证了FlipFET在工艺可实现性、设计灵活性和可扩展性方面的巨大潜力，使其成为超越1nm逻辑节点的重要候选技术。
在面向亚1nm节点的倒装堆叠晶体管演进路线图的研究中，北大团队针对A2及以下工艺节点面临的功耗、性能与面积（PPA）挑战，提出了三代结构创新：1）完全自对准倒装堆叠晶体管F3ET，实现正反面栅极的自对准，提高设计灵活性并降低栅极互连电阻；2）基于叉形晶体管的完全自对准倒装堆叠晶体管F4ET，并结合嵌入式供电轨（embedded Power Rail）及背面接触（Backside Contact），实现了极致2T标准单元设计；3）基于互补堆叠晶体管的倒装堆叠晶体管CFFET，实现四层晶体管的终极堆叠。
同时，研究还拓展至SRAM的微缩路径，基于多种倒装堆叠SRAM架构方案，成功实现了FFET SRAM在A2节点下的同步缩放。该研究构建出一套面向极限尺度的DTCO优化路径，验证了FFET面向亚1nm先进逻辑晶体管微缩的潜力。
CFET与中国Flip FET的技术探索
就半导体工艺技术而言，所有的现代计算机芯片都是由晶体管组成的。经典的平面晶体管结构都包含一个栅极、一个源极和一个漏极，并排列在一个二维平面上。当人们对栅极施加一个电压，栅极就会打开，电流从源极流向漏极，电路就会导通。这是现代计算机芯片最基础的结构。但随着晶体管的尺寸不断缩小，特别是沟道的尺寸也随之缩小，人们面临的问题也随之增加，人们的解决方案是改变晶体管的结构。从二维平面变为三维立体，从FinFET、GAA到CFET以及Flip FET，目标都是提高晶体管密度，改善高漏电等问题。
CFET的目的就是在单一集成工艺中将n型（nFET）和p型（pFET）晶体管堆叠在一起，通过晶体管级的三维堆叠集成，在晶体管结构上作出改变，以便更高效地利用空间，提升器件密度和性能。
据芯思想报道，晶体管级的三维集成技术目前已经受到广泛关注。其设计思路是通过在垂直方向上堆叠器件和互连，将传统的单面布局扩展至多面空间，在掩模版尺寸受限的条件下为单芯片提供了突破集成密度上限的可能。
相较而言，CFET的核心是将n型和p型晶体管纵向堆叠于同一单元内，直接压缩水平面积。Flip FET则是在晶圆正面制作nFET，背面制作pFET，通过晶圆翻转实现双面器件堆叠。结合背面电源轨（BPR）与双面信号互连，单元高度可降至5T以下，且供电电阻降低40%，电压稳定性更优。CFET以直接n-p堆叠实现面积减半，但FFET通过双面分离设计提升供电效率和设计灵活性，在超高密度场景（如1纳米以下）更具扩展性。
吴恒研究员也特别指出，Flip FET并不是一种器件结构技术，而是器件三维集成的新架构。其不仅适用于Fin结构的堆叠，还适用于下一代GAA纳米片，具有很强的拓展性。
更加值得关注的是，FFET还充分结合了中国大陆当前的设备情况，可以兼容现有产线，采用非EUV依赖工艺。据业内人士透露，其可在7nm工艺上进行，利用成熟设备，有效降低了产业化的门槛。这种集成思路可以依赖现有光刻技术和设计能力将集成电路的集成度持续提升，更适应中国本土产业链现状。
中国方案的机遇与考验
可以说，Flip FET 的发布，打破了中国在先进逻辑器件领域长期“跟跑”的被动局面，在全球半导体科研领域发出了自己的声音。这也引发台积电、英特尔等巨头的高度关注。台积电研发总监指出，该技术“重新定义了三维集成的技术边界”。
有中国台湾地区业者表示，Flip FET充分利用晶圆背部进行晶体管级三维堆叠，融合了晶圆背部互连和堆叠晶体管集成方法，能提升芯片集成密度和电路设计灵活度。通过创新方案实现类似CFET的PPA，展现了中国大陆业者的研发韧性。
当然，FlipFET面临的挑战还有很多，例如，FlipFET晶圆需要进行减薄工艺和多个背面工艺流程，更容易受到晶圆翘曲和套刻误差的影响，从而降低良率，增加成本。此外，晶圆翻转后，细间距触点和金属的对准也是一个问题。目前的Flip FET还处于研发阶段，未来实现量产仍需面临诸多挑战。
在摩尔定律放缓的背景下，半导体行业面临技术瓶颈。如何持续优化芯片的性能（Performance）、功耗（Power）和面积（Area），已成为全球产业界与学术界共同攻坚的核心命题。Flip FET通过引入双面有源区与双面互连等创新设计，将晶圆集成从传统的单面加工推向三维立体化，为突破摩尔定律桎梏提供了全新范式。相信未来会有更多中国方案被提出。
6.有研新材子公司拟1.1亿元转让硫化锂业务资产，洗霸科技将接盘
7月30日，有研新材发布公告称，公司召开会议，审议通过了《关于控股子公司有研稀土转让硫化锂业务相关资产的议案》，同意控股子公司有研稀土以不低于评估值10,954.24 万元，公开挂牌转让硫化锂业务相关资产。
近日，公司控股子公司有研稀土收到北京产权交易所发来的“受让资格确认函”和“交易签约通知书”，确认上海洗霸科技股份有限公司符合受让条件，合计成交价格不低于评估值，收到通知书 5 个工作日内签署交易合同并办理相关事宜。
公告称，本次转让事项尚存在不确定性。
资料显示，上海洗霸科技股份有限公司于1994年7月成立，并于2017年6月1日在上海证券交易所成功上市。公司是水处理技术服务与风管清洗服务提供商，主要是以化学水处理技术为基础，以化学品为手段，为客户提供专业的水处理技术与整体解决方案服务和风管清洗服务。
