近日，奇捷科技正式宣布向用户开放其EDA领域逻辑功能变更(Functional ECO)工具的免费试用与评估服务，以应对美国商务部工业和安全局(BIS)对全球EDA三巨头实施的对华断供政策。
面对外部环境的不确定性，芯片设计企业亟需解决如何在技术封锁与波动中维持研发节奏的问题。奇捷科技作为EDA领域逻辑功能变更技术的引领者，推出的EasylogicECO工具旨在解决芯片设计后期遇到意料之外的逻辑功能变更需求时的困境。传统上，工程师面临两难选择：要么重新设计导致项目进度大幅延迟，成本大增；要么采用传统手工修补，效率低下且易引入新风险。
奇捷科技强调，其EasylogicECO工具具有三大核心优势：更小化逻辑改动、显著缩短设计周期以及与现有设计流程无缝集成。据介绍，通过核心算法的持续迭代，该工具在部分实际项目中的Patch Size仅为国际竞品的几十分之一，意味着在进行设计变更时能够以更小的逻辑改动实现同样的功能，大大减少对原有设计的影响。
此次开放免费试用的产品包括三款工具：EasylogicECO Function支持大规模ASIC设计，可在较短项目周期内获得最小、最优的补丁逻辑，将周期从几个月缩短到仅几天；EasylogicECO ScanChain支持对扫描链进行灵活操作，避免因功能逻辑变更导致的DFT逻辑错误；EasylogicECO Metal支持对投片后的ASIC设计通过仅改变金属连线的方式进行ECO。
