英特尔Arrow Lake在游戏方面可能略显逊色，但其架构内部依然令人惊叹。
英特尔最新的Arrow Lake架构芯片照片已经公开，全面展示了英特尔的Chiplet（tile）融合设计。X平台用户Andreas Schiling分享了多张Arrow Lake的近距离照片，揭示了Arrow Lake各个芯片模块布局以及计算芯片模块内核心的布局。
第一张照片展示了英特尔桌面级Core Ultra 200S系列CPU的完整芯片，左上方是计算芯片模块，底部是IO芯片模块，右侧是SoC芯片模块和GPU芯片模块。在左下角和右上角是两个填充芯片，用于提供结构刚性。
计算芯片采用台积电最先进的N3B（3nm）工艺制造，总面积为117.241平方毫米。输入输出（IO）芯片模块和SoC芯片模块采用台积电较旧的N6工艺制造，IO芯片模块面积为24.475平方毫米，SoC芯片模块面积为86.648平方毫米。所有芯片都位于英特尔22nm FinFET工艺制造的基础芯片模块上。Arrow Lake是英特尔首款除基础芯片模块外，完全采用竞争对手工艺制造的架构。
下一张图片展示了Arrow Lake中次要模块的所有子组件。I/O模块包含Thunderbolt 4控制器/显示PHY、PCIe Express缓冲区/PHY以及TBT4 PHY。SoC模块包含显示引擎、媒体引擎、更多的PCIe PHY、缓冲区以及DDR5内存控制器。GPU模块包含4个Xe GPU核心和一个Xe LPG（Arc Alchemist）渲染切片。
最后一张图片展示了英特尔为Arrow Lake设计的最新核心配置，这与之前的混合英特尔架构有所不同。对于Arrow Lake，英特尔选择将E核心夹在P核心之间，而不是将它们全部放在自己的集群中，据称是为了减少热量。8个P核心中的4个位于芯片的边缘，另外4个位于芯片的中部。4个E核心集群（每个集群包含4个核心）被夹在外部和内部P核心之间。
该芯片照片还展示了Arrow Lake的缓存布局，包括每个P核心3MB的三级缓存（总计36MB）和每个E核心集群3MB的二级缓存，两个核心之间共享1.5MB。一个互连桥接两个二级缓存集群（及其相关核心），它还负责将每个核心集群连接到环形代理。英特尔在Arrow Lake上的重大改进是将E核心集群连接到P核心共享的三级缓存，从而有效地为E核心提供了三级缓存。
Arrow Lake是英特尔迄今为止最复杂的架构之一，也是英特尔首次将Chiplet设计引入桌面市场的架构。尽管如此，英特尔首次尝试桌面级Chiplet设计并未受到欢迎，原因是连接所有Chiplet的互连存在延迟问题。英特尔正试图通过固件更新来解决这一问题，但其当前的实现方式无法与AMD的Ryzen 9000系列CPU（例如9800X3D）相媲美，甚至无法超越英特尔自身上一代的14代处理器在游戏中的表现（例如Intel 14900K）。
话虽如此，采用Chiplet的设计方法将使英特尔在未来有更多途径以更高效的方式对其架构进行优化。每个模块都可以独立于其他芯片进行开发，并采用不同的制造工艺节点来提高良品率、优化开发过程并降低生产成本。（校对/李梅）
